Marco Ottavi heeft elektrotechniek gestudeerd aan de Universiteit van Rome "La Sapienza", en een doctoraat behaald in telecommunicatie- en micro-elektronica-engineering aan de Universiteit van Rome "Tor Vergata". Van 2003 tot 2007 was hij bezoekend onderzoeker en onderzoeksassistent aan de Northeastern University in Boston (VS). In 2006 was hij bezoekend onderzoeker aan Sandia National Laboratories in Albuquerque (VS). In 2007 kreeg hij een permanent verblijf in de Verenigde Staten ("green card") met de EB1-visum voor "uitmuntende onderzoekers". Van 2007 tot 2009 was hij senior ontwerp-ingenieur bij Advanced Micro Devices (AMD) in Boxborough (VS). In 2009 trad hij toe tot de Universiteit van Rome "Tor Vergata" als winnaar van een "Rientro dei Cervelli" beurs; sinds 2014 is hij associate professor aan dezelfde universiteit. In 2021 trad hij toe tot de groep Computer Architecture for Embedded Systems (CAES) als associate professor.
Mijn onderzoek richt zich op betrouwbare computing systemen op basis van opkomende technologieën en paradigma's. Op deze onderwerpen heb ik meer dan 150 bijdragen gepubliceerd op internationale congressen en tijdschriften waarvan ik ook reviewer en organisator ben. Van 2011 tot 2015 heb ik het Europese project COST IC1103 MEDIAN (Manufacturable and Dependable Multicore Architectures at Nanoscale) geleid. Ik ben en ben geweest Associate Editor voor IEEE Transactions on Emerging Topics in Computing, IEEE Transactions on Nanotechnology en IEEE Nanotechnology Magazine. Ik ben een senior lid van IEEE.
Vakken in het huidig collegejaar worden toegevoegd op het moment dat zij definitief zijn in het Osiris systeem. Daarom kan het zijn dat de lijst nog niet compleet is voor het gehele collegejaar.
De Dependable Computing Systems Group is momenteel betrokken bij de volgende onderzoeksactiviteit.
Lopende projecten
TRISTAN
Het TRISTAN-project is een door de KDT-JU door de Europese Unie gefinancierd initiatief dat tot doel heeft het Europese RISC-V-ecosysteem te laten rijpen en uit te breiden voor de volgende generatie industriële hardware om te concurreren met bestaande commerciële alternatieven. Het project bestrijkt een breed scala aan gebieden, waaronder softwaretools, EDA-tools en RTL-componenten, om te zorgen voor een complete stack op basis van RISC-V. TRISTAN zal verschillende werkpakketten bevatten om te voldoen aan marktvereisten, de ontwikkeling van industriële CPU- en SoC-bouwstenen, softwarestacks en applicaties/demo's. Een van de belangrijkste aandachtspunten van het project is het bieden van Europese digitale soevereiniteit en democratische toegang tot de meeste RISC-V IP's. Hierdoor zal een aanzienlijk deel van de ontwikkelde IP-blokken als open-source beschikbaar worden gesteld.
Probabilistic Data Structures for Secure and Reliable RISC-V Processor
De voorgestelde onderzoeksactiviteit zal het potentieel onderzoeken van checkers gebaseerd op probabilistische datastructuren binnen de opkomende open ISA RISC-V om het ontwerpparadigma voor functionele veiligheid en hardwarebeveiliging in microprocessorarchitecturen volledig te veranderen. Wat de veiligheid betreft, dwingt de voortdurende trend naar intelligente systemen aan de rand (zoals autonoom rijdende voertuigen maar ook AI-satellieten aan boord) tot het aannemen van strikte functionele veiligheidsfailure (FIT)-doelen die alleen kunnen worden geëvenaard door het aannemen van fout- tolerante technieken op microprocessorniveau. Aan de beveiligingskant zijn er momenteel verschillende voorstellen voor ISA-uitbreiding om cryptografische beveiligingsprimitieven te bieden en vertrouwde uitvoeringszones te creëren; De opkomst van vertrouwens- en architecturale kwetsbaarheidsproblemen vereist echter dat de mogelijke aanwezigheid van Hardware Trojans Horses (HTH) en exploits zoals Spectre en Meltdown worden gedetecteerd. Daarom is het nodig om architecturale tegenmaatregelen te bestuderen om HTH's onschadelijk te maken en tegelijkertijd micro-architectonische tekortkomingen te omzeilen die architecturale zijkanaalaanvallen zouden kunnen uitbuiten. De ambitie van dit project is om zich te concentreren op het ontwerp van gecombineerde technieken in het RISC-V-platform om tegelijkertijd tegemoet te komen aan de hoge veiligheidseisen en de opkomende eisen op het gebied van hoge beveiliging, waardoor een algeheel zeer betrouwbare processorarchitectuur wordt geboden. In het bijzonder zal dit project het potentieel onderzoeken van het gebruik van checkers gebaseerd op probabilistische datastructuren, bijvoorbeeld Bloom Filters, die gewoonlijk worden toegepast bij de inspectie van netwerkpakketten en deze toepassen om de interne werking van een microprocessorkern te monitoren.
Scan de QR-code of